กฎของมัวร์ฉบับต่อไป: การออกแบบชิปกำลังพลิกโฉมตัวเองอย่างไร

ข้อสรุปหลัก: กฎของมัวร์อย่างที่เราเคยรู้จักกันดี—การลดขนาดทรานซิสเตอร์ทุกๆ สองปี—ได้ถึงขีดจำกัดทางกายภาพและเศรษฐกิจแล้ว อุตสาหกรรมเซมิคอนดักเตอร์กำลังคิดค้นความก้าวหน้าใหม่ๆ ผ่านชิปเล็ต การเรียงซ้อนแบบ 3 มิติ สถาปัตยกรรมเฉพาะด้าน และการออกแบบร่วมกันระหว่างฮาร์ดแวร์ ซอฟต์แวร์ และวัสดุ ประสิทธิภาพไม่ได้วัดจากจำนวนทรานซิสเตอร์เพียงอย่างเดียวอีกต่อไป แต่ใช้ตัวชี้วัดอื่นๆ เช่น ประสิทธิภาพต่อวัตต์ และความหนาแน่นของการประมวลผลที่มีประสิทธิภาพ การเปลี่ยนแปลงนี้บ่งบอกถึงยุคแห่งความคิดสร้างสรรค์ในระดับระบบ ที่นวัตกรรมมาจากการบูรณาการ ไม่ใช่แค่การย่อขนาด

เหตุใดการขยายธุรกิจแบบดั้งเดิมจึงถึงทางตัน

เป็นเวลาหลายทศวรรษแล้วที่ความก้าวหน้าของชิปหมายถึงทรานซิสเตอร์ที่มีขนาดเล็ลงและความเร็วสัญญาณนาฬิกาที่สูงขึ้น แต่เส้นทางที่ราบรื่นนั้นถูกปิดกั้นด้วยอุปสรรคสองประการแล้ว:

• ฟิสิกส์:ที่ระดับความหนาต่ำกว่าประมาณ 3 นาโนเมตร ปรากฏการณ์ควอนตัมทunneling ทำให้เกิดการรั่วไหลของอิเล็กตรอนผ่านประตูทรานซิสเตอร์ ส่งผลให้ความน่าเชื่อถือและประสิทธิภาพการใช้พลังงานลดลง

• ด้านเศรษฐศาสตร์:โรงงานผลิตที่ทันสมัยที่สุดแห่งหนึ่งมีราคาสูงกว่า 20 พันล้านดอลลาร์ และการออกแบบชิปที่ล้ำสมัยเพียงชิ้นเดียวอาจมีค่าใช้จ่ายหลายร้อยล้านดอลลาร์ หลักการลดขนาดของเดนาร์ด (Dennard scaling) ซึ่งเคยเป็นความคาดหวังที่เชื่อถือได้ว่าทรานซิสเตอร์ขนาดเล็กจะช่วยลดความหนาแน่นของพลังงานโดยอัตโนมัติ ได้สิ้นสุดลงในช่วงกลางทศวรรษ 2000

กล่าวโดยสรุป สูตรเดิมที่ว่า “ลดขนาดทรานซิสเตอร์ เพิ่มความเร็วสัญญาณนาฬิกา” นั้น ไม่ได้ให้ผลลัพธ์ที่คุ้มค่าอีกต่อไปแล้ว

การเติบโตของเทคโนโลยีการบูรณาการแบบไม่เป็นเนื้อเดียวกันและชิปเล็ต

แทนที่จะใช้ชิปขนาดใหญ่ชิ้นเดียวที่พยายามทำทุกอย่าง นักออกแบบชิปในปัจจุบันประกอบระบบจากชิปเฉพาะทางหลายๆ ชิ้น ซึ่งเป็นแนวทางที่เรียกว่าการรวมระบบแบบไม่เป็นเนื้อเดียวกัน (Heterogeneous Integration) หัวใจสำคัญของการปฏิวัติครั้งนี้คือชิปเล็ต: วงจรรวมขนาดเล็กแบบโมดูลาร์ที่ประกอบเข้าด้วยกันบนแพ็คเกจเดียวด้วยการเชื่อมต่อความเร็วสูง

• โปรเซสเซอร์สมัยใหม่อาจรวมชิปเล็ตแยกกันสำหรับ CPU, กราฟิก, การเร่งความเร็ว AI และอินพุต/เอาต์พุต โดยแต่ละส่วนผลิตขึ้นบนโหนดกระบวนการที่เหมาะสมที่สุด

• ข้อบกพร่องจะจำกัดอยู่แค่ในชิปเล็ตชิ้นเดียว แทนที่จะต้องทิ้งชิปขนาดใหญ่ทั้งชิ้น ซึ่งช่วยเพิ่มผลผลิตในการผลิตและลดต้นทุนได้อย่างมาก

• ตัวอย่างเช่น โปรเซสเซอร์ EPYC และ Ryzen ของ AMD, Meteor Lake ของ Intel และชิป Ultra ซีรีส์ M ของ Apple

มาตรฐานเปิดUniversal Chiplet Interconnect Express (UCIe) ซึ่งได้รับการสนับสนุนจากบริษัทกว่า 120 แห่ง มีเป้าหมายเพื่อสร้างระบบนิเวศแบบเสียบแล้วใช้งานได้ทันที (plug and play) ที่ซึ่งชิปเล็ตจากผู้ผลิตต่าง ๆ สามารถผสมผสานกันได้อย่างราบรื่น เช่นเดียวกับอุปกรณ์ต่อพ่วงมาตรฐาน USB

การเรียงซ้อนขึ้นด้านบน: บรรจุภัณฑ์ 3 มิติ

หากไม่สามารถบรรจุทรานซิสเตอร์ให้หนาแน่นขึ้นในสองมิติได้ ขอบเขตต่อไปก็คือมิติที่สาม เทคโนโลยีการบรรจุภัณฑ์สามมิติขั้นสูงจะซ้อนชั้นซิลิคอนหลายชั้นในแนวตั้ง โดยเชื่อมต่อกันด้วยรูทะลุผ่านซิลิคอนขนาดเล็ก (TSVs)

• การซ้อนข้อมูลช่วยลดระยะทางในการส่งข้อมูล ลดความหน่วงและลดการใช้พลังงาน ในขณะเดียวกันก็เพิ่มแบนด์วิดท์

• เทคนิคที่ล้ำสมัยที่สุดคือ การเชื่อมแบบไฮบริด ซึ่งเชื่อมแผ่นทองแดงระหว่างชิปที่ซ้อนกันโดยไม่ต้องใช้ตะกั่วบัดกรี ทำให้ได้การเชื่อมต่อที่มีระยะห่างต่ำกว่าไมครอน

• ผลิตภัณฑ์ “X Cube” ของ Samsung และ “3D Fabric” ของ TSMC กำลังผลักดันเทคโนโลยีนี้ไปสู่การผลิตในปริมาณมาก

ผลลัพธ์ที่ได้คือ โปรเซสเซอร์ที่รวมการประมวลผลและหน่วยความจำเข้าไว้ในบล็อกสามมิติเดียว ทำให้ได้ประสิทธิภาพในระดับที่การขยายขนาดแบบระนาบแบบดั้งเดิมไม่สามารถทำได้

สถาปัตยกรรมเฉพาะด้าน: ฮาร์ดแวร์ที่สร้างขึ้นเพื่อวัตถุประสงค์เฉพาะของงาน

โปรเซสเซอร์อเนกประสงค์กำลังถูกแทนที่ด้วยชิปที่รวมเอาตัวเร่งฮาร์ดแวร์เฉพาะทางที่ออกแบบมาเพื่อรองรับงานเฉพาะด้าน

• TPU ของ GoogleและNeural Engine ของ Appleช่วยเร่งความเร็วในการเรียนรู้ของเครื่อง

• ชิป Grace Hopper Superchip ของ NVIDIAผสานรวม CPU, GPU และหน่วยความจำแบนด์วิดท์สูง ซึ่งได้รับการปรับแต่งมาเพื่อการฝึกฝนโมเดลภาษาขนาดใหญ่

ยุคของชิปประมวลผลแบบ "ขนาดเดียวใช้ได้กับทุกอย่าง" กำลังจางหายไป ปัจจุบัน การรวมเอาหน่วยประมวลผลเฉพาะทางที่หลากหลายไว้ในแพ็กเกจเดียว กลับให้ผลลัพธ์ที่ดีที่สุด

การปฏิวัติการออกแบบร่วม: ฮาร์ดแวร์ ซอฟต์แวร์ และวัสดุ

ความก้าวหน้าขึ้นอยู่กับการสร้างสรรค์นวัตกรรมพร้อมกันในหลากหลายสาขาวิชามากขึ้นเรื่อยๆ

• วัสดุใหม่:รูทีเนียมกำลังเข้ามาแทนที่ทองแดงในชั้นเชื่อมต่อที่สำคัญเพื่อลดความต้านทานในระดับเล็ก ๆ แกลเลียมไนไตรด์ (GaN) และซิลิคอนคาร์ไบด์ (SiC) กำลังเข้ามาแทนที่ซิลิคอนในอุปกรณ์อิเล็กทรอนิกส์กำลังเพื่อเพิ่มประสิทธิภาพ

• ซอฟต์แวร์และคอมไพเลอร์กำลังได้รับการออกแบบใหม่เพื่อกระจายโค้ดอย่างเหมาะสมที่สุดในกลุ่มชิปเล็ตที่หลากหลาย

• ปัจจุบัน AI เองมีส่วนช่วยในการออกแบบชิปแล้ว โดยเครื่องมืออย่าง DSO.ai ของ Synopsys ใช้การเรียนรู้แบบเสริมแรงเพื่อสำรวจพื้นที่การออกแบบและเพิ่มประสิทธิภาพแผนผังโครงสร้าง ซึ่งอาจช่วยลดระยะเวลาในการออกแบบได้หลายสัปดาห์

การผสานรวมอย่างแน่นแฟ้นระหว่างฮาร์ดแวร์ ซอฟต์แวร์ และวัสดุ คือกลไกสำคัญใหม่ของการคิดค้นนวัตกรรมชิป

ตัวชี้วัดใหม่สำหรับยุคใหม่

นิยามของความก้าวหน้าได้เปลี่ยนไปแล้ว:

• ประสิทธิภาพต่อวัตต์
• ความหนาแน่นของการประมวลผลที่มีประสิทธิภาพ
• แบนด์วิดท์หน่วยความจำต่อจูล
• ต้นทุนรวมในการเป็นเจ้าของ

ชิปที่มีทรานซิสเตอร์น้อยกว่าอาจให้ประสิทธิภาพการใช้งานจริงที่ดีกว่า ด้วยสถาปัตยกรรมและการออกแบบบรรจุภัณฑ์ที่ชาญฉลาดกว่า อุตสาหกรรมวัดความสำเร็จจากประสิทธิภาพในการแก้ปัญหาจริงมากขึ้นเรื่อยๆ เช่น การแสดงผลวิดีโอเกม การฝึกฝนโมเดลภาษาขนาดใหญ่ หรือการวิเคราะห์ภาพทางการแพทย์ที่อุปกรณ์ปลายทาง ไม่ใช่จากจำนวนทรานซิสเตอร์เพียงอย่างเดียว

สรุป

การพัฒนาทรานซิสเตอร์แบบง่ายๆ ที่เป็นพื้นฐานของกฎของมัวร์มานานกว่า 50 ปี ได้ถูกแทนที่ด้วยแนวทางที่ซับซ้อนและหลากหลายมิติมากขึ้น กฎของมัวร์ฉบับต่อไปนั้นเขียนขึ้นด้วยชิปเล็ต การเรียงซ้อนแบบ 3 มิติ ตัวเร่งความเร็วเฉพาะด้าน และการออกแบบร่วมเชิงลึก